Según las características de la serie de circuitos lógicos de tecnología TTL,
http://es.wikipedia.org/wiki/Tecnolog%C3%ADa_TTL
El nivel de tensión correspondiente al "0 o L bajo" lógico, puede variar entre 0,2 y 0,8V. Por su parte el nivel lógico correspondiente a "1 o H alto", puede valer un nivel de tensión entre 2,4 y 5 V (la tensión de alimentación).
Así pues un circuito que entregue tensiones entre 0,8 y 2,4 V, con su salida libre (sin conectar), y entrada con nivel de tensión fuera de este margen, debe considerarse malo.
Utilizando los circuitos lógicos TTL, siempre se encuentran dificultades en identificar los niveles lógicos, por la siguiente razón: Las entradas conectadas drenan (o inyectan)corriente a la salida de otros circuitos, de un montaje lógico complicado. Esta es la causa de los niveles lógicos poco "limpios", y limita el número de entradas que se pueden conectar a una salida (el llamado "fan - out").
Por esto para considerar malo un circuito, la carga que soporta (numero de entradas que puede comandar), no debe exceder del "fan-out" especificado. No recuerdo cual era este número.
Debido ea esta circunstancia de la serie TTL, se prefiere otra serie de circuitos lógicos, la C-MOS, cuyos niveles lógicos siempre son "claros". Esto es debido a que al estar construidas con transistores FET, apenas se cargan las salidas, aún con un número de entradas elevado.