Duda ejercicio biestables (flip-flops)
Actualmente estudio ingeniería electrónica y tenemos una asignatura que es electrónica digital. La ultima parte de la asignatura son los biestables o flip-flops y lo dan en la ultima semana y muy por encima. El problema esta que después son 5 puntos de examen y no tengo ejercicios resueltos así que estoy estudiando el tema de biestables por el libro diseño digital de Morris Mano pero aun así no hay muchos ejemplos.
Les pongo un ejercicio http://www.subirimagenes.com/otros-digital-4999688.html que salio en la pasada convocatoria para ver si pueden decirme como resolverlo.
Si no también podrían decirme donde puedo encontrar ejemplos de análisis de circuitos secuenciales.
Les pongo un ejercicio http://www.subirimagenes.com/otros-digital-4999688.html que salio en la pasada convocatoria para ver si pueden decirme como resolverlo.
Si no también podrían decirme donde puedo encontrar ejemplos de análisis de circuitos secuenciales.
1 Respuesta
Respuesta de sebadaneri
1
Te describo como funciona el circuito que indicas:
Lo que muestra la figura es un simple biestable tipo DE al que se le agrego una compuerta OR en su entrada. Su funcionamiento surge de combinar las tablas de verdad de de ambos dispositivos, y no requiere ningún conocimiento especial.
El flipflop tipo DE, funciona transmitiendo el estado de la entrada DE a la salida Q. Esto sucede cuando aparece un flanco positivo (transición de nivel bajo a nivel alto) en la entrada Clock.
La entradas de preset y clear fuerzan la salida Q a nivel alto y bajo respectivamente, independientemente de lo que se tenga en DE y en Clock. Están entradas son asíncronas y están negadas, por lo tanto tienen efecto cuando pasan a nivel bajo. No se deberían poner ambas en nivel bajo simultáneamente, ya que la salida tomaría un estado impredecible.
Obviamente, la salida Q negada siempre tendrá el dato opuesto que Q.
La tabla de verdad se muestra en este enlace, es el tercer caso mostrado:
http://www.unicrom.com/dig_FF_D_disparo_tabla_verdad_diagrama_temporal.asp
La compuerta OR sabemos que solo mostrara un cero en su salida, cuando ambas entradas sean cero, de lo contrario su salida tendrá un estado alto.
Tal como indica el enunciado, supondremos que la entrada A es la entrada DE del nuevo biestable y la entrada B actúa como control. Cuando B este en estado bajo (0) el biestable se comportara como un clásico tipo D. Por lo tanto, hasta aquí, la tabla de verdad resulta idéntica. Agregaremos ahora una fila a la tabla, para representar el comportamiento cuando la entrada B este en nivel alto (1). Aquí, independientemente de lo que haya en A, en la salida siempre obtendremos un nivel alto ante cada pulso de reloj. Podemos interpretar que la entrada B en alto, inhabilita el traspaso de ceros desde A hacia la salida Q.
Lo que muestra la figura es un simple biestable tipo DE al que se le agrego una compuerta OR en su entrada. Su funcionamiento surge de combinar las tablas de verdad de de ambos dispositivos, y no requiere ningún conocimiento especial.
El flipflop tipo DE, funciona transmitiendo el estado de la entrada DE a la salida Q. Esto sucede cuando aparece un flanco positivo (transición de nivel bajo a nivel alto) en la entrada Clock.
La entradas de preset y clear fuerzan la salida Q a nivel alto y bajo respectivamente, independientemente de lo que se tenga en DE y en Clock. Están entradas son asíncronas y están negadas, por lo tanto tienen efecto cuando pasan a nivel bajo. No se deberían poner ambas en nivel bajo simultáneamente, ya que la salida tomaría un estado impredecible.
Obviamente, la salida Q negada siempre tendrá el dato opuesto que Q.
La tabla de verdad se muestra en este enlace, es el tercer caso mostrado:
http://www.unicrom.com/dig_FF_D_disparo_tabla_verdad_diagrama_temporal.asp
La compuerta OR sabemos que solo mostrara un cero en su salida, cuando ambas entradas sean cero, de lo contrario su salida tendrá un estado alto.
Tal como indica el enunciado, supondremos que la entrada A es la entrada DE del nuevo biestable y la entrada B actúa como control. Cuando B este en estado bajo (0) el biestable se comportara como un clásico tipo D. Por lo tanto, hasta aquí, la tabla de verdad resulta idéntica. Agregaremos ahora una fila a la tabla, para representar el comportamiento cuando la entrada B este en nivel alto (1). Aquí, independientemente de lo que haya en A, en la salida siempre obtendremos un nivel alto ante cada pulso de reloj. Podemos interpretar que la entrada B en alto, inhabilita el traspaso de ceros desde A hacia la salida Q.
